Использование LatticeMico32 на примере отладочной платы VE-LCMXO27000HC.
LatticeMico32 является 32-разрядным микропроцессором с soft core, разработанным Lattice Semiconductor и оптимизированным для программируемых вентильных матриц (FPGA). Он использует Гарвардскую архитектуру, что означает, что шины инструкции и данных являются отдельными. Логика арбитража шин может быть использована для объединения двух шин, при желании.
LatticeMico32 лицензируется по бесплатной лицензии. Это означает, что Mico32 не ограничивается ПЛИС Lattice, и может быть легально использован на любой хост-архитектуры (ПЛИС, asic или эмуляции программного обеспечения (например, в qemu)). Можно встроить LatticeMico32 ядра в ПЛИС xilinx и altera.
четверг, 30 ноября 2017 г.
вторник, 28 ноября 2017 г.
Использование microblaze на примере отладочной платы VE-XC6SLX9.
Использование microblaze на примере отладочной платы VE-XC6SLX9.
В данной статье рассматривается пошаговое создание проекта на основе Microblaze для Xilinx EDK в Xilinx ISE 14.7. Рассмотрим процесс создания проекта для microblaze на примере отладочной платы VE-XC6SLX9. MicroBlaze — soft-процессорное ядро, разработанное компанией Xilinx для использования в FPGA. MicroBlaze реализуется с помощью стандартной логики и блоков памяти ПЛИС. С точки зрения архитектуры, MicroBlaze очень похож на процессор с основанной на RISC DLX-архитектурой, описанной в книге Д. Паттерсона (David Patterson) и Дж. Хеннеси (John L. Hennessy). За исключением отдельных случаев MicroBlaze может выполнять по одной инструкции за такт, сохраняя такую производительность практически в любых условиях.
В данной статье рассматривается пошаговое создание проекта на основе Microblaze для Xilinx EDK в Xilinx ISE 14.7. Рассмотрим процесс создания проекта для microblaze на примере отладочной платы VE-XC6SLX9. MicroBlaze — soft-процессорное ядро, разработанное компанией Xilinx для использования в FPGA. MicroBlaze реализуется с помощью стандартной логики и блоков памяти ПЛИС. С точки зрения архитектуры, MicroBlaze очень похож на процессор с основанной на RISC DLX-архитектурой, описанной в книге Д. Паттерсона (David Patterson) и Дж. Хеннеси (John L. Hennessy). За исключением отдельных случаев MicroBlaze может выполнять по одной инструкции за такт, сохраняя такую производительность практически в любых условиях.
четверг, 23 ноября 2017 г.
Виртуальные светодиоды и 7-ми сегментный индикатор.
Виртуальные светодиоды и 7-ми сегментный индикатор.
При отладке проектов для FPGA, часто возникает необходимость вывести отладочную информацию на внешний индикатор. Не всегда есть возможно использовать физическими индикаторами, или встроенными средсвами отладки, такими как SignalTap® от Altera и ChipScope™ от Xilinx. Наши коллеги создали удобный инструмент для отображения виртуальных индикаторов. Мы с удоаольствием портируем этот проект на все наши платы с FPGA!
При отладке проектов для FPGA, часто возникает необходимость вывести отладочную информацию на внешний индикатор. Не всегда есть возможно использовать физическими индикаторами, или встроенными средсвами отладки, такими как SignalTap® от Altera и ChipScope™ от Xilinx. Наши коллеги создали удобный инструмент для отображения виртуальных индикаторов. Мы с удоаольствием портируем этот проект на все наши платы с FPGA!
вторник, 21 ноября 2017 г.
Тест памяти FPGA, с выводом результатов на VGA монитор.
Тест памяти FPGA, с выводом результатов на VGA монитор.
Статическая память с произвольным доступом (SRAM, static random access memory) — полупроводниковая оперативная память, в которой каждый двоичный или троичный разряд хранится в схеме с положительной обратной связью, позволяющей поддерживать состояние без регенерации, необходимой в динамической памяти (DRAM). По просьбе одного из наших клиентов, мы реализовали простой тест статического памяти, установленной на наших платах.
Статическая память с произвольным доступом (SRAM, static random access memory) — полупроводниковая оперативная память, в которой каждый двоичный или троичный разряд хранится в схеме с положительной обратной связью, позволяющей поддерживать состояние без регенерации, необходимой в динамической памяти (DRAM). По просьбе одного из наших клиентов, мы реализовали простой тест статического памяти, установленной на наших платах.
Подписаться на:
Сообщения (Atom)