Первый проект для VE-XC6SLX9. Часть 2.
Поступление партии универсальных загрузчиков FPGA сподвигло нас на написание второй части статьи, посвященной отладочной плате VE-XC6SLX9. В этой статье мы создадим проект для FPGA XC6SLX9 фирмы Xilinx в среде ISE Design Suite 14.7.
Подписаться на:
Комментарии к сообщению (Atom)
Плата Sipeed Longan Nano - RISC-V GD32VF103CBT6, инструкция по разработке. Часть 2.
Плата Sipeed Longan Nano - RISC-V GD32VF103CBT6, инструкция по разработке. Часть 2. После того, как мы ознакомились с платой Sipeed Longan...
-
Visual Studio C#: работа с последовательным портом. Эта статья показывает, как записывать и читать данные от устройства, подключенного к по...
-
Логический анализатор SignalTap на примере счетчика Грея. Когда вы отлаживаете МК, то у вас на виду текущее значение регистров и место где ...
-
О видах присваиваний в Verilog. Verilog имеет три вида оператора присваивания: непрерывное, блокирующее и неблокирующее. Если с непрерывным...
Комментариев нет:
Отправить комментарий