Первый проект для VE-XC6SLX9. Часть 2.
Поступление партии универсальных загрузчиков FPGA сподвигло нас на написание второй части статьи, посвященной отладочной плате VE-XC6SLX9. В этой статье мы создадим проект для FPGA XC6SLX9 фирмы Xilinx в среде ISE Design Suite 14.7.
Подписаться на:
Комментарии к сообщению (Atom)
Плата Sipeed Longan Nano - RISC-V GD32VF103CBT6, инструкция по разработке. Часть 2.
Плата Sipeed Longan Nano - RISC-V GD32VF103CBT6, инструкция по разработке. Часть 2. После того, как мы ознакомились с платой Sipeed Longan...
-
Симуляция проекта с помощью Icarus-Verilog После некоторых раздумий я решил написать статью о симуляции Verilog проектов с помощью пакета...
-
Применение JSON в микроконтроллерах. Для реализации одного из наших проектов нам понадобилось найти способы наладить взаимодействие между «...
-
Несколько слов об отладке 1Gb Ethernet-проектов на ПЛИС. Сегодня использование устройств на ПЛИС с сетью Ethernet – обычное явление. Особен...
Комментариев нет:
Отправить комментарий